BEST AVAILABLE COPY PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-180244

(43)Date of publication of application: 26.06.1992

(51)Int.CI.

H01L 21/60

H01L 23/12

H01L 23/50

(21)Application number: 02-309411

(71)Applicant: TOPPAN PRINTING CO LTD

(22)Date of filing:

15.11.1990

(72)Inventor: OFUSA TOSHIO


TOKI SOTARO

(54) IC PACKAGE

(57)Abstract:

PURPOSE: To improve connection reliability and make a multi-pin IC packages possible by forming a conductive pattern for connecting the IC chip electrodes on the resin section nearly flush with the IC chip electrode surface and sealing it with a cover resin.

CONSTITUTION: The surfaces of an IC chip 1 which do not have an electrode section are covered with a resin 2 so that the surface of the electrode of the IC chip 1 may be nearly flush with the surface of the resin section surrounding the electrode. Next, vacuum deposition is used to form a conductive circuit 4 on the periphery of the electrodes on the IC chip. Further, the conductive circuit 4 and the IC chip 1 are covered with a resin 5 leaving a small portion of the conductive circuit 4 exposed. Finally, solder or other metal or some other conductive substance is used to form a bump 6 on the edge of conductive circuit 4 exposed on the periphery. As a result, the occurrence of deformations or disconnection of the connection conductive circuit is difficult, the connection reliability increases, and the conductive circuit can be designed more finely, making it possible to achieve multi-pin IC packages.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平4-180244

®Int. Cl. 5 H 01 L 21/60 23/12

庁内整理番号 識別記号

@公開 平成4年(1992)6月26日

23/50

321 E 6918-4M

> S 8418-4M

7352-4M H 01 L 23/12

審査請求 未請求 請求項の数 4 (全3頁)

49発明の名称

ICパツケージ

頭 平2-309411 创特

願 平2(1990)11月15日 包出

@発 明 大 @発 明 者 土 妓

俊 雄 在 太 郎 東京都台東区台東1丁目5番1号 凸版印刷株式会社内 東京都台東区台東1丁目5番1号 凸版印刷株式会社内

凸版印刷株式会社 の出 頭

房

東京都台東区台東1丁目5番1号

1. 発明の名称

1Cペッケージ

2.特件請求の範囲

(1) 『Cチップの電極形成面以外の部分を樹脂で **獲い、かつ、10チップの電極面と樹脂面とが**寒 同一平面となるように形成したICバッケージで あって、ICチップの電極から接続用の単体パタ ーンをICチップの電極面と略同一平面上の樹脂 部分に形成し、被覆樹脂で密封したことを特徴と するICパッケージ。

(2)接続用の事件パターンを真空高着、スパッタ リング、イオンアレーティング、めっきのいずれ か、あるいは、これらの組み合わせにて形成した ことを特徴とする請求項(1)記載のICバッケー

(3)接続用の原体パターンを暴電ペーストにて形 成したことを特徴とする請求項(1)記憶のICパ ッケージ。

(4) 樹驤の代えて、セラミックを使用したことを 特徴とする請求項(1)記載のICパッケージ。

3. 発明の詳細な説明 (産業上の利用分野)

本発明は、半導体集積回路(以下単に10とい う)用のパッケージに係わり、特にICチップか らの事体回路パターンの引き出し構造に工夫をこ らした高密度多ピン対応のJCパッケージに関す ð.

〔従来技術〕

徒来、ICチップから導体回路パターンを引き 出すには、まず、10チップ上の周辺部に予め形 成しておいた電極から金あるいはアルミからなる ワイヤーを通じて、飲あるいは何を主成分とする 合金からなるリードフレームの接続端子(インナ ーリード)に接続する。これは、DIPタイプの 1 CパッケージャQFPタイプの1Cパッケージ 等に共通して首える。 PGAタイプのICバッケ ージではリードフレームを用いないが、ICチッ プ上の電極から事体経路を引き出すには、やはり

ワイヤーを使用する必要がある。

上記の知径に金あるいはアルシでは「Cチッケージでは「Cチッケージでは「Cチッケージでは「Cチッケージでは」である。いはアルミからなるワイヤーをおき、このワイヤーをおかって、外部を行うことになるので、接続の信頼性をおいた状態になっている。さらに、接続のおいた状態になっている。なっている。ないないないないになっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっている。なっているとなっている。なっているとなっている。なっているとなっている。なっているとなっている。なっているというにはいるというないでは、

また、DIPタイプのICバッケージやQPPタイプのICパッケージでは、外部接続端子としてリードフレームを用いる。このリードフレームは厚みが約0.15mmの鉄あるいは網を主成分とする合金からなる板状の材料を使用し、エッチング等の方法によって接続端子が作られるため、材料の厚みの幅以下の幅でICチップとの接続端子(インナーリード)を加工することは難しい。

封したことを特徴とするJCパッケージである。

以下に本発明を、図面に基いて説明する。本発 明では1Cチップ(I)の電攝形成部を有する面以外 の部分をあらかじめ樹脂ので覆い、ICチップ(1) の電極形成面とそのまわりの樹脂(2)の面が略同一 平岡上になるようにする(第1回参照)。なお、 この樹脂(2)は、1 C チップ(1)上の電極(3)形成面以 外の部分全体を贈うように金型内で加熱溶融させ てから硬化させて形成しても良いし、常温で液状 の樹脂を1Cチップ(1)上の電極(3)形成面以外の部 分を置うように権下して加熱・硬化させて形成し ても良い。また、あらかじめ形成しておいた樹脂 容器に1Cチップ(1)を嵌め込んで扇様の形態のも のを形成しても良い。また、樹脂(2)の代わりにセ ラミックを使用して同様の形態のものを形成して もよい。次に、真空悪着、スパッタリング、イオ ソプレーティング、めっきあるいは薄電ペースト の印刷によって、ICチップ上の電極から周囲に 選体閲路(4)を形成する。さらに、周辺部を少し残 して、露出した事体回路(4)と1 Cチップ(1)を被理 さらに、ワイヤー熔着時の変形的止のため、あるいは、リードフレームが「Cパッケージとブリント配線板と切接続摘子を兼ねため、強度が不足すると変形を起こしやすくなるので厚みを減らすことができない。これらの理由により、現状では「Cパッケージの多ピン対応と接続信頼性の確保は困難である。

(発明が解決しようとする課題)

本発明は、 I C チップからの導体回路パターンの引き出し構造に工夫をこらし、接続信頼性を同上させるとともに、 I C チップ上の電極から引き出す事体回路を微細化して、 I C パッケージの多ピン対応を実現しょうとするものである。

(課題を解決するための手段)

すなわち、本発明は、I C チップの電極形成面以外の部分を樹脂で覆い、かつ、 I C チップの電極形成面を樹脂面と樹脂面とが略同一平面となるように形成した I C チップの電極面とも接続用の導体パターンを I C チップの電極面と時間一平面上の樹脂部分に形成し、被覆樹脂で密

樹脂(5)で覆う。最後に、周辺部に移出した事体回路(4)の場部にはんだ等の金属あるいは事電性を有する物質でパンプ(6)を形成し、多ピン対応のICパッケージを得る。

〔作用〕

本発明では、ICチップ(I)上の電極(3)から接続用の導体回路(4)を直接形成するため、接続箇所が1箇所になり、形成した導体回路(4)が支持基板となる樹脂(2)およびICチップ上の電極(3)に密着しなるおおより、フィヤーで接続した場合と比較して、接続導体國路の変形・短絡が発生しにくくなり、かつ、接続は頻性が向上する。また、導体回路(4)の数細化が容易なため、ICパッケージの多ピン化に対応できるようになる。

(実施例1)

I C チップの電極形成面を残し、これと時間一平面となるように樹脂をモールドする。この面にレジスト(東京応化工業機製:商品名「PMER」)を堕布し、解光:現像することによって導体回路形成部のレジストを除去し、無電解網めっ

特開平4-180244(3)

きを約 0 . 2 μmの厚みで付け、レジストをすべては去する。 再び、 無電解網めっきを行いて、 直轄 国路 (4) の厚みを 5 ~ 1 0 μm とする。 次に、この 事体 国路 (4) の周辺部を 1 ~ 3 mm 及して、 トランスファーモールド法により 事体 国路 (4) と露出した 1 C チップ (1) 上に約 0 . 5 mm の厚みで被 関間 に多くにある。 では 1 C チップ (1) 上に約 0 . 5 mm の厚みで 被 関間 に多くに 1 C チャンプ (1) 上に 1 と 1 と 2 の 2 を 3 mm の 1 と 4 に 4 に 5 に 5 mm の 1 と 5 mm の

[実施例2]

 分を残して、保護用の樹脂(5)をスクリーン印刷する。このときの印刷した樹脂(5)の厚みは、およそ10~50μmである。その後、周辺部に舞出した海体回路上に、はんだパンプ(6)を形成することによって多ピン対応のICパッケージを得ることが出来た。

(発明の効果)

① I C チップ上の電極から悪体回路パターンを 直接引き出すため、斬線や接続不良および矩絡な どの事故が無くなり、接続信頼性が向上する。

②! Cチップ上の電極から引き出す導体国路が 数額化できるため、」Cパッケージの多ピン対応 が容易になる。

③ パンプの部分では、電極間の距離を拡大できるので、


4.図面の簡単な説明


図面は本発明の実施例を示すものであって、 第1図は、本発明によるICパッケージの構造を 示す断面図であり、第2図はICチップを埋め込 み後、接続電板の形成を行った状態を示す平面図

である.

- (1) ---- ICチップ、(2) ---- 相腊、(3) ---- 電極、
- (4) ---- 專体面路、(5) ---- 被獲樹脂、
- (6) …… パンプ

特 許 出 顧 人 凸版印刷株式会社 代妻者 鈴木和夫





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.